COMPENSAÇÃO DE ERROS DE RELÓGIO EM CONVERSORES ANALÓGICO-DIGITAIS ENTRELAÇADOS

Abstract

Pretende-se, ao longo desta pesquisa, eliminar a deriva de clock em ADCs entrelaçados, corroborando a teoria de reconstrução de sinais não uniformemente amostrados utilizando técnicas de filtragem de resposta ao impulso finita, assim como interpolação através de polinômios de Lagrange. Para validar o algoritmo, foram aplicados sinais de múltiplos tons. A métrica de desempenho utilizada para avaliar o algoritmo foi o SNR. O método utilizado para implementação do estudo foi realizado na plataforma virtual MATLAB®. Simulações com a plataforma virtual MATLAB® mostram o aumento da qualidade do sinal com a aplicação dos filtros de interpolação em até 59.91 dB para um erro de offset de 0.02. Possibilitando a construção de um ADC de 9 bits.